Plans d'accès
Webmail
Accueil > Recherche > Plasmas Spatiaux > Instrumentation spatiale > Contribution aux missions spatiales > Solar Orbiter/EAS
Solar Orbiter/EAS
L’Electron Analyzer Sensor (EAS), au sein de la suite d’instruments Solar Wind Analyzer (SWA), est sous PI-ship du MSSL (UK). EAS comporte 2 têtes de mesure identiques et montées au bout d’un bras afin de couvrir l’ensemble du champ de vue. EAS mesure les énergies de 1 eV à 5 keV avec une résolution en énergie de 12%. Des déflecteurs couvrant +/-45° sont couplés à une optique électrostatique de type « top-hat » qui fournit un champ de vue complet grâce aux 2 têtes de mesure. L’optique focalise les électrons vers le détecteur fourni par le LPP. EAS fournit la fonction de distribution à 3D des électrons toutes les 4 secondes avec une distribution en angle d’attaque toutes les 125 msec. Le LPP est responsable de la fourniture et de la calibration des 2 détecteurs associés.
Equipe LPP
Chercheurs : M. Berthomier, D.Delcourt, D. Fontaine
Ingénieurs :F. Leblanc, C. Verdeil, J.D. Techer
Instrument :
Chaque détecteur de SWA-EAS est constitué des 4 éléments suivants :
– Galettes à micro-canaux (MCP)
– Anodes pixellisées
– Circuit de polarisation haute tension
– Electronique de front-end (ASIC)
L’anode comporte 32 pixels, ce qui permet d’obtenir une résolution angulaire de 11.25° inégalée dans l’héliosphère interne. La figure ci-dessous présente le synoptique de EAS :
EASIC, développé et qualifié pour un usage spatial par l’équipe, comporte 16 voies d’amplification identiques. 2 composants sont ainsi implantés sur chaque tête de mesure. EASIC, dont un synoptique est fourni ci-dessous, inclut les fonctions suivantes :
1. un Charge Sensitive Amplifier (CSA) qui amplifie le signal issu de la MCP
2. un discriminateur (Discr) qui transforme le pulse analogique en un signal logique
3. un convertisseur digital analogique (DAC) qui permet de fixer le seuil de discrimination du bruit du discriminateur
4. Un buffer de sortie permettant de coupler l’ASIC à l’entrée du FPGA récupérant les pulses logiques et les intégrant au sein d’un compteur
Un circuit de test (Test pulse) permet de tester en vol en séquence les 16 voies de chaque circuit afin de contrôler par exemple le vieillissement du détecteur voie par voie. Enfin une interface SPI permet de contrôler l’ASIC depuis le FPGA.
EASIC intègre des fonctions analogiques et numériques pour lesquelles une bibliothèque de fonctions durcies aux radiations a été développée. EASIC a été testé en radiations jusque 100 kRad. Des tests en ions lourds ont montré qu’EASIC est immune au phénomène de latch-up. La faible consommation d’EASIC (25 mW) permet de réduire la puissance primaire utilisée par EAS de 400 mW par rapport aux solutions utilisées jusqu’ici et à base de composants discrets de type A111.
En intégrant toutes les fonctions du détecteur d’EAS sur un unique PCB, au lieu de 3 cartes pour les systèmes classiques, la masse du système est réduite à 80 g, ce qui réduit d’environ 300 g la masse de l’instrument EAS. La réduction du boitier électronique réduit encore la masse du système.
